TO CERTIFIED CUPY UT TO I PIBOK USOD

PRIORITY DOCUMENT

日本国特許庁

KS

09/943362

JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2000年 8月31日

出 願 番 号 Application Number:

特顯2000-264036

出 願 人 (Applicant(s):

ソニー株式会社

2001年 5月30日







出証番号 出証特2001-3048136

【書類名】

特許願

【整理番号】

0000520902

【提出日】

平成12年 8月31日

【あて先】

特許庁長官殿

【国際特許分類】

H03M 13/23

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

桑添 泰嘉

【特許出願人】

【識別番号】

000002185

【氏名又は名称】

ソニー株式会社

【代表者】

出井 伸之

【代理人】

【識別番号】

100082131

【弁理士】

【氏名又は名称】

稲本 義雄

【電話番号】

03-3369-6479

【手数料の表示】

【予納台帳番号】

032089

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9708842

【プルーフの要否】

要



【書類名】 明細書

【発明の名称】 データ復調装置および方法

【特許請求の範囲】

【請求項1】 複数のデータレートのうち任意のデータレートの受信データを受信し、ブラインドトランスポートフォーマット検出法に基づいて復調処理するデータ復調装置において、

前記受信データを先頭ビットから順次ビタビ復号するビタビ復号手段と、

前記ビタビ復号手段により前記受信データを先頭ビットから順次ビタビ復号した場合に、所定の前記データレートのエンドビットポジション毎に得られるエンドビットポジション判定データを順次抽出するエンドビットポジション判定データ抽出手段と、

前記エンドビットポジション判定データ抽出手段により順次抽出されたエンドビットポジション判定データに基づいて、前記受信データのデータレートを判定するデータレート判定手段と

を備えることを特徴とするデータ復調装置。

【請求項2】 前記エンドビットポジションデータ抽出手段により順次抽出 されたエンドビットポジション判定データを記憶するエンドビットポジション判 定データ記憶手段をさらに備える


ことを特徴とする請求項1に記載のデータ復調装置。

【請求項3】 前記ビタビ復号手段は、前記受信データの複数ビットを1ス テップでビタビ復号する

ことを特徴とする請求項1に記載のデータ復調装置。

【請求項4】 前記受信データのうちの、前記エンドビットポジションとなりうるビットが、前記ビタビ復号手段により1ステップでビタビ復号される複数ビットの最終ビットではない場合、前記ビタビ復号手段は、1ステップでビタビ復号する前記受信データのうち、先頭から前記エンドビットポジションとなりうるビットまでの前記受信データをビタビ復号し、その後、前記複数ビットの最終ビットまでの前記受信データをビタビ復号する

ことを特徴とする請求項3に記載のデータ復調装置。



【請求項5】 前記ビタビ復号手段によりビタビ復号されたデータを記憶するビタビ復号データ記憶手段をさらに備え、

前記受信データのうちの、前記エンドビットポジションとなりうるビットが、 前記ビタビ復号手段により1ステップでビタビ復号される複数ビットの最終ビッ トではない場合、前記ビタビ復号手段が、1ステップでビタビ復号する前記受信 データのうち、先頭から前記エンドビットポジションとなりうるビットまでの前 記受信データをビタビ復号するとき、前記ビタビ復号データ記憶手段は、前記ビ タビ復号された前記受信データの記憶が禁止される

ことを特徴とする請求項4に記載のデータ復調装置。

【請求項6】 前記エンドビットポジション判定データは、最大パスメトリック値、最小パスメトリック値、ゼロステートパスメトリック値、および、ゼロステートパスメモリデータを含む

ことを特徴とする請求項1に記載のデータ復調装置。

【請求項7】 複数のデータレートのうち任意のデータレートの受信データを受信し、ブラインドトランスポートフォーマット検出法に基づいて復調処理するデータ復調装置のデータ復調方法において、

前記受信データを先頭ビットから順次ビタビ復号するビタビ復号ステップと、

前記ビタビ復号ステップの処理で前記受信データを先頭ビットから順次ビタビ復号した場合に、所定の前記データレートのエンドビットポジション毎に得られるエンドビットポジション判定データを順次抽出するエンドビットポジション判定データ抽出ステップと、

前記エンドビットポジション判定データ抽出ステップの処理で順次抽出された エンドビットポジション判定データに基づいて、前記受信データのデータレート を判定するデータレート判定ステップと

を含むことを特徴とするデータ復調方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、データ復調装置および方法に関し、特に、ビタビ復号処理を用いた



受信データのデータレートを高速に判定できるようにしたデータ復調装置および 方法に関する。

[0002]

【従来の技術】

データレートが複数存在する通信系におけるデータレート判定方法として、ブ ラインドトランスポートフォーマット検出法と呼ばれるものが知られている。

[0003]

ブラインドトランスポートフォーマット検出法では、以下のようにデータレートが判定される。

[0004]

すなわち、複数のデータレートが存在する通信系において、データ復調装置は、データを受信した時点では、データレートを認識することができない(あり得るデータレートの数は予め規定されているので認識しているが、そのうちのどのデータレートであるのかを認識することができない)。そこで、データ復調装置は、受信したデータをビタビ復号処理し、受信データの先頭から数えてデータレート分の終端となる可能性のある終端ビット(End Bit Position)nendのデータ毎に、最大パスメトリック値、最小パスメトリック値、および、ゼロステートパスメトリック値を求め、以下の式(1)に示すS値(関数S(nend)で示す値)を演算する。

[0005]

 $S(n_{end})$

=10log (((a_0 (n_{end}) - a_{min} (n_{end})) / ((a_{max} (n_{end}) - a_{min} (n_{end})))

 \cdots (1)

[0006]

ここで、 a_{max} (n_{end}) はその終端ビット n_{end} における最大パスメトリック値、 a_{min} (n_{end}) は終端ビット n_{end} における最小パスメトリック値、および、 a_0 (n_{end}) は終端ビット n_{end} におけるゼロステートパスメトリック値である。

[0007]

真の終端ビットの場合、ゼロステートパスメトリック値 a_0 (n_{end}) は充分に小さな値となるため、この式 (1) に示す S 値は小さな値(負の方向に大きな値)となる。また、真の終端ビットではない場合、ゼロステートパスメトリック値 a_0 (n_{end}) は充分に小さな値をとることができないので、S 値は小さな値とはならない。

[0008]

そこで、この関係を利用して、所定の終端ビットn_{end}で演算されたS値と所定の閾値Dを比較し、以下の式(2)の関係を満たさない場合、その終端ビットn_{end}は真の終端部ではないものとみなし、その他の終端ビットのS値を判定する。

[0009]

 $S(n_{end}) \leq D \cdot \cdot \cdot (2)$

[0010]

ここで、閾値Dは、初期値として比較的大きな値に設定されている。

[0011]

上記の式(2)を満たす場合、データ復調装置は、ゼロステートパスメモリデータからCRC(Cyclic Redundancy Check)のチェックを実行し、エラーではないと判定されたとき、その時点の終端部のS値を閾値Dに設定する。この操作が繰り返され、最終的に最小となるS値をとる終端部 nendが(先頭データから終端部 nendまでのデータ長が)データレートとして検出される。

[0012]

例えば、データ復調装置が、図1に示すような受信データを受信したとする。図1の受信データは、可変長のデータ部 (Data with variable number of bits) 1、CRC部 (CRC) 2、および、空データ部 (Empty) 3 から構成されている。

[0013]

図1に示すように、可能性のある終端ビット n_{end} が終端ビットE1乃至E4であったとする(受信データの先頭(図中左端)から終端ビットE1, E2, E3、またはE4までの4つのデータレートが設定されていたものとする)と、デ

4

7

ータ復調装置は、各終端ビットE1乃至E4毎に、そのS値をそれぞれ求め、上記のように閾値との比較を繰り返していく。図1の例においては、終端ビットE3がCRC部の切れ目となっており、ここが真の終端ビットとなる。従って、終端ビットE3においてS値は最小となることになり、結果として、受信したデータの先頭から終端ビットE3までのデータ長がデータレートとして判定されることになる。

[0014]

【発明が解決しようとする課題】

ところで、上記のブラインドトランスポートフォーマット検出法において、可能性のある各終端ビットの最大パスメトリック値 a_{max} (n_{end}) 、最小パスメトリック値 a_{min} (n_{end}) 、および、ゼロステートパスメトリック値 a_0 (n_{end}) を演算する場合、先頭ビットから終端となる可能性のある全ての終端ビットまでのビタビ復号処理が繰り返されることになる。

[0015]

すなわち、例えば、図 2 に示すように、図 2 中の最上段の終端ビットE 1 における最大パスメトリック値 a_{max} (E 1)、最小パスメトリック値 a_{min} (E 1)、および、ゼロステートパスメトリック値 a_0 (E 1) を求める場合、図中最上段の先頭ビット 0 から終端ビットE 1 までの各ビットについてビタビ復号処理がなされる。

[0016]

また、図2中の上から2段目の終端ビットE2における最大パスメトリック値 a_{max} (E2)、最小パスメトリック値 a_{min} (E2)、および、ゼロステートパスメトリック値 a_0 (E2)を求める場合、図2中上から2段目の先頭ビットOから終端ビットE2までの各ビットについてビタビ復号処理がなされる。

[0017]

図 2 に示すように、n 個のビットレートが設定されていた場合、このようなビタビ復号処理が繰り返され、各終端ビットE 1 乃至E n における最大パスメトリック値 a_{max} (E n)、最小パスメトリック値 a_{min} (E n)、および、ゼロステートパスメトリック値 a_0 (E n) が求められ、各 S 値が比較されて、先頭ビッ

トから S_{min} に相当する終端ビット E_n までのデータ長がビットレートととして判定されることになる。

[0018]

しかしながら、このような手法によりビタビ復号処理を実行して、ビットレート判定を行うと、可能性のある終端ビットの数だけ(設定されているデータレートの数だけ)同様のビタビ復号処理を繰り返す必要があるため、真の終端ビットを検出するまでの演算に時間がかかりすぎてしまい、結果としてビットレートの判定に時間がかかってしまうという課題があった。

[0019]

また、この課題を解消させるため、複数のビタビ復号器を用いて、上記のビタ ビ復号処理を並列処理することにより、演算処理を高速化させるという方法も考 えられるが、そのようにすると、装置規模が大きくなり、それと共にコストも増 大してしまうと言う課題があった。

[0020]

本発明はこのような状況に鑑みてなされたものであり、簡単な装置構成で、ビタビ復号処理による受信データのビットレートを高速に判定できるようにするものである。

[0021]

【課題を解決するための手段】

本発明のデータ復調装置は、受信データを先頭ビットから順次ビタビ復号するビタビ復号手段と、ビタビ復号手段により受信データを先頭ビットから順次ビタビ復号した場合に、所定のデータレートのエンドビットポジション毎に得られるエンドビットポジション判定データを順次抽出するエンドビットポジション判定データ抽出手段と、エンドビットポジション判定データ抽出手段により順次抽出されたエンドビットポジション判定データに基づいて、受信データのデータレートを判定するデータレート判定手段とを備えることを特徴とする。

[0022]

前記エンドビットポジションデータ抽出手段により順次抽出されたエンドビットポジション判定データを記憶するエンドビットポジション判定データ記憶手段

をさらに設けるようにすることができる。

[0023]

前記ビタビ復号手段には、受信データの複数ビットを1ステップでビタビ復号 させるようにすることができる。

[0024]

前記エンドビットポジションとなりうるビットが、ビタビ復号手段により1ステップでビタビ復号される複数ビットの最終ビットではない場合、ビタビ復号手段には、1ステップでビタビ復号する受信データのうち、先頭からエンドビットポジションとなりうるビットまでの受信データをビタビ復号し、その後、複数ビットの最終ビットまでの受信データをビタビ復号させるようにすることができる

[0025]

前記ビタビ復号手段によりビタビ復号されたデータを記憶するビタビ復号データ記憶手段をさらに設けるようにすることができ、エンドビットポジションとなりうるビットが、ビタビ復号手段により1ステップでビタビ復号される複数ビットの最終ビットではない場合、ビタビ復号手段が、1ステップでビタビ復号する受信データのうち、先頭からエンドビットポジションとなりうるビットまでの受信データをビタビ復号するとき、ビタビ復号データ記憶手段には、ビタビ復号された受信データの記憶を禁止させるようにすることができる。

[0026]

前記エンドビットポジション判定データには、最大パスメトリック値、最小パスメトリック値、ゼロステートパスメトリック値、および、ゼロステートパスメモリデータを含ませるようにすることができる。

[0027]

本発明のデータ復調方法は、受信データを先頭ビットから順次ビタビ復号する ビタビ復号ステップと、ビタビ復号ステップの処理で受信データを先頭ビットか ら順次ビタビ復号した場合に、所定のデータレートのエンドビットポジション毎 に得られるエンドビットポジション判定データを順次抽出するエンドビットポジ ション判定データ抽出ステップと、エンドビットポジション判定データ抽出ステ

ップの処理で順次抽出されたエンドビットポジション判定データに基づいて、受信データのデータレートを判定するデータレート判定ステップとを含むことを特徴とする。

[0028]

本発明のデータ復調装置および方法においては、受信データが先頭ビットから 順次ビタビ復号され、受信データを先頭ビットから順次ビタビ復号した場合に、 所定のデータレートのエンドビットポジション毎に得られるエンドビットポジション判定データが順次抽出され、順次抽出されたエンドビットポジション判定データに基づいて、受信データのデータレートが判定される。

[0029]

【発明の実施の形態】

図3は、本発明に係るデータ復調装置の一実施の形態の構成を示す図である。 このデータ復調装置は、複数のデータレートが存在する通信系のデータ復調装置 であり、受信データのデータレートを判定し、正しいデータレートで受信データ を復号し、図示せぬ後段の装置に出力する。受信データ用メモリ11は、制御部 12の指令に基づいて、図示せぬアンテナや復調器を介して入力された受信デー タを一時的に記憶し、制御部12の指令に基づいて所定のビット数毎に受信データ制御部13に出力する。

[0030]

制御部12は、図示せぬCPU (Central Processing Unit)、ROM (Read Only Memory)、および、RAM (Random Access Memory)、または、論理回路などから構成され、データ復調装置の全体の動作を制御する。また、制御部12は、内部にカウンタを持ち、受信データ用メモリ11に入力された受信データをビット単位でカウントして記憶し、この受信データのカウンタ値に基づいて、各種の処理を実行する。さらに、制御部12は、上記のS値のカウンタやデータレート検出用のデータレートのカウンタをも内蔵している。

[0031]

受信データ制御部13は、受信データ用メモリ11より入力された受信データを、制御部12の指令に基づいてACS (Add Compare Select) 回路14に供給す

る。また、受信データ制御部13は、必要に応じて、受信データにマスク処理(受信データの一部を0にする処理)を施し、ACS回路14に受信データを供給す る。尚、受信データ制御部13の受信データのマスク処理については詳細を後述 する。

[0032]

ACS回路 1 4 は、制御部 1 2 の指令に基づいて、受信データ制御部 1 3 より入力された受信データに、パスメトリックパスメモリ用メモリ 1 5 に記憶された処理済のデータを用いて、加算、比較、および、選択といった処理、すなわち、ビタビ復号処理を施し、その処理結果をパスメトリックパスメモリ用メモリ 1 5 に出力し記憶させる。また、ACS回路 1 4 は、EBP (End Bit Position)、すなわち、受信データの先頭ビットからデータレート分の最終ビットとなる可能性のあるビットの最大パスメトリック値、最小パスメトリック値、ゼロステートパスメトリック値、および、ゼロステートパスメモリデータをEBP用メモリ 1 6 に記憶させる。尚、ACS回路 1 4 は、1ステップで複数ビットのビタビ復号処理を実行する

[0033]

パスメトリックパスメモリ用メモリ15は、制御部12の指令に基づいて、AC S回路14より入力されたビタビ復号処理された復号データを記憶すると共に、データレートが判定された後、正しいデータレートにおける復号データを図示せぬ後段の装置に出力する。また、パスメトリックパスメモリ用メモリ15は、既に、ビタビ復号されているデータを、次の受信データのビタビ復号に必要なデータとしてACS回路14に供給する。

[0034]

CRC (Cyclic Redundancy Check) 回路17は、EBP用メモリ16に記憶されたゼロステートパスメモリデータとパスメトリックパスメモリ用メモリ15に記憶されているゼロステートパスメモリデータの前に位置する既復号データを用いてCRC計算を行い、いわゆる、CRCチェックを実行し、受信データの誤りの有無を判定し、その結果を0または1のフラグとして制御部12に出力する。

[0035]

次に、図4に示す受信データを、ACS回路14が1ステップのビタビ復号で3ビットずつ処理する場合のデータ復調装置の動作について、図5のフローチャートを参照して説明する。尚、以下の説明において、rは、1ステップで同時にビタビ復号できるビット数を示しており、従って、今の場合、r=3である。また、カウンタ値と受信データのビット数は対応するものとし、例えば、カウンタ値Mに対応する受信データのビットは、ビットM(以下、これを、受信データMとも称する)とする。さらに、図4に示す受信データのうち、EBPの可能性のあるデータについては、丸印をつけて示しており、それぞれ受信データE1乃至Enとして示している。

[0036]

ステップS1において、制御部12は、内蔵するカウンタを初期化し、それぞれカウンタM=0、 S_{min} =D、および、データレート=0とする。

[0037]

ステップS2において、受信データ用メモリ11は、受信データを記憶し、制御部12の指令に基づいて、受信データM乃至M+r-1を受信データ制御部13に出力する。すなわち、最初の処理では、カウンタ値はM=0であるので、受信データ用メモリ11は図4に示す受信データ0乃至2(=0+3-1)を受信データ制御部13に出力する。

[0038]

ステップS3において、制御部12は、受信データM乃至M+r-1に、EBPとなる可能性のある受信データ(ビット)が存在するか否かを判定する。すなわち、今の場合、受信データ0乃至2にEBPの可能性のあるデータが存在するか否かが判定される。図4に示すように、データ0乃至2にはEBPとなる可能性のあるデータは存在しないので、その処理は、ステップS4に進む。

[0039]

ステップS4において、受信データ制御部13は、制御部12の指令に基づいて、受信データM乃至M+r-1をACS回路14に出力する。すなわち、今の場合、受信データ制御部13は、受信データ0乃至2をACS回路14に出力する。

[0040]

ステップS5において、ACS回路14は、受信データ制御部13より入力された受信データM乃至M+r-1をビタビ復号処理し、ビタビ復号処理結果をパスメトリックパスメモリ用メモリ15に出力する。従って、今の場合、ACS回路14は、受信データ0乃至2をビタビ復号処理し、ビタビ復号処理結果をパスメトリックパスメモリ用メモリ15に出力する。

[0041]

ステップS6において、制御部12は、カウンタ値Mをrだけ、すなわち、3だけインクリメントし、その処理はステップS2の処理に戻る。

[0042]

ステップS2において、例えば、カウンタ値がM=(E1-2)であった場合 、受信データ用メモリ11は、制御部12の指令に基づいて、受信データE1-2乃至E1を受信データ制御部13に出力する。

[0043]

ステップS3において、制御部12は、受信データ用メモリ11より入力された受信データE1-2乃至E1に、EBPとなる可能性のある受信データが存在するか否かを判定する。今の場合、受信データE1はEBPとなる可能性があるので、制御部12は、受信データE1-2乃至E1の範囲にEBPとなる可能性のあるデータが存在すると判定し、その処理は、ステップS7に進む。

[0044]

ステップS 7において、制御部 1 2 は、受信データM+r-1 はEBPとなる可能性のあるデータであるか否かを判定する。すなわち、ステップS 7において、制御部 1 2 は、図 6 (A) に示すように、受信データE 1-2 乃至E 1 の処理をするとき、EBPとなる可能性のある受信データE 1 が、ACS回路 1 4 の 1 ステップのビタビ復号処理する最後のデータ(ビット)となっているか否かを判定している。今の場合、受信データM+r-1 は、受信データE 1 となる。受信データE 1 は、EBPとなる可能性のあるデータである。従って、その処理は、ステップS 8に進む。

[0045]

尚、図6(A)は、図4の受信データの先頭ビット付近、および、受信データ

E1, E2付近を拡大した図であり、矢印で示された範囲は、その下に示された カウンタ値のときにACS回路14により1ステップでビタビ復号処理される受信 データの組を示している。また、図6.(B)は、カウンタ値に対応するACS回路 14の処理を示している。

[0046]

ステップS8において、受信データ制御部13は、制御部12の指令に基づいて受信データM乃至M+r-1をACS回路14に出力する。今の場合、受信データ制御部13は、受信データE1-2乃至E1をACS回路14に出力する。ステップS9において、ACS回路14は、パスメトリックパスメモリ用メモリ15に記憶された、それまでにビタビ復号処理されているデータを利用して、受信データ制御部13より入力された受信データE1-2乃至E1をビタビ復号処理し、パスメトリックパスメモリ用メモリ15に記憶させると共に、受信データE1の最大パスメトリック値、最小パスメトリック値、ゼロステートパスメトリック値、および、ゼロステートパスメモリデータをEBP用メモリ16に記憶させる。

[0047]

ステップS10において、制御部12は、EBP処理を実行する。

. [0048]

ここで、図7のフローチャートを参照して、EBP処理について説明する。

[0049]

ステップ21において、制御部12は、EBP用メモリ16に記憶されているEBPの可能性のある受信データの最大パスメトリック値、最小パスメトリック値、およびゼロステートパスメトリック値をEBP用メモリ16より読み出す。今の場合、制御部12は、受信データE1の最大パスメトリック値、最小パスメトリック値、およびゼロステートパスメトリック値をEBP用メモリ16より読み出す。

[0050]

ステップS22において、制御部22は、読み出した最大パスメトリック値、 最小パスメトリック値、およびゼロステートパスメトリック値を用いて上記の式 (1)に従って、S値を演算し、内蔵するメモリに記憶させる。

[0051]

ステップS23において、制御部12は、今演算して求められたS値と、これまでに演算され、記憶されていたS値の最小値 S_{min} と比較し、両者の関係がS $<S_{min}$ であるか否かを判定する。比較結果が $S<S_{min}$ である場合、その処理は、ステップS24に進む。尚、S値の最小値 S_{min} の初期値Dは、充分に大きな値とされている。従って、通常、初めて演算されたS値は S_{min} (=D) より小さいと判定される。

[0052]

ステップS24において、制御部12は、CRC回路17より供給されるフラグが、エラーがなかったことを示す1であるか否かを判定する。

[0053]

ここで、図8のフローチャートを参照してCRC回路17の処理について説明する。尚、CRCの処理はEBP処理と平行して実行されている。

[0054]

ステップS31において、CRC回路17は、EBP用メモリ16に記憶されているゼロステートパスメモリデータを抽出する。今の場合、CRC回路17は、EBP用メモリ16に記憶されている受信データE1のゼロステートパスメモリデータを読み出す。

[0055]

ステップS32において、CRC回路17は、受信データE1のゼロステートパスメモリデータに基づいてCRC計算を実行する。ステップS33において、CRC回路17は、演算の結果得られたCRCと、ゼロステートパスメモリデータに含まれるCRCに対応するデータとを比較し、両者が一致するか否か(受信データのエラーの有無)を判定し、受信データにエラーが無かった場合、ステップS34において、制御部12にフラグ=1のCRCの演算結果を供給する(受信データにエラーが無かったことを制御部12に通知する)。ステップS33において、受信データにエラーがあったことを制御部12に通知する)。

[0056]

ここで、図7のフローチャートの説明に戻る。

[0057]

ステップS24において、CRCの計算結果であるフラグが1である場合、すなわち、受信データにエラーがなかった場合、ステップS25において、制御部12は、内蔵するメモリのS値の最小値Sminを、今演算して得られたS値に置き換えて記憶させると共に、受信データの先頭から受信データE1までのデータの長さをデータレートであると判定し、データレートのカウンタ値をE1として、内蔵するメモリに記憶させる。

[0058]

ステップS 2 3 において、比較結果が $S < S_{min}$ ではないと判定された場合、このとき、今演算されたS値は、S値の最小値 S_{min} よりも小さくないので、この時点での受信データの終端ビットのデータ、すなわち、今の場合、受信データ E 1 はEBPではないとみなされ、その処理は、図 5 のフローチャートのステップ S 1 1 に進む。

[0059]

また、ステップS24において、CRC回路17より入力されたCRCのフラグが0 であると判定された場合、制御部12は、受信データにエラーがあったものとみなし、その処理は、図5のフローチャートのステップS11に進む。

[0060]

ここで、図5のフローチャートの説明に戻る。

[0061]

ステップS11において、制御部12は、今処理した受信データE1がEBPとなる可能性のある受信データの最後のもの(最後のEBP)であるか否かを判定し、最後のものであると判定した場合、その処理は、終了され、最後のものではないと判定した場合、その処理は、ステップS6に戻る。

[0062]

例えば、図6(A)に示すカウンタ値がE2-1である場合、すなわち、ACS 回路14が1ステップで受信データE2-1乃至E2+1のビタビ復号処理をす る場合、ステップS7において、受信データE2+1は、EBPとなる可能性のあ る受信データではないと判定される。すなわち、EBPとなる可能性のある受信デ

ータE2は、ACS回路14の1ステップのビタビ復号処理する最後のデータとなっていないので、その処理は、ステップS12に進む。

[0063]

ステップS12において、制御部12は、EBPデータ抽出処理を実行する。

[0064]

ここで、図9のフローチャートを参照して、EBPデータ抽出処理について説明する。ステップS41において、制御部12は、ACS回路14より出力されたデータのパスメトリックパスメモリ用メモリ15への書き込み処理を禁止させる。ステップS42において、制御部12は、受信データ制御部13を制御し、受信データ用メモリ11より入力された受信データE2-1乃至E2+1のうち、EBPとなる可能性のある受信データE2より後の受信データをマスク処理して、ACS回路14に出力させる。すなわち、今の場合、受信データE2より後の受信データE2+1のデータがマスク処理され(そのビットの値が0にされ)、ACS回路14に出力される。

[0065]

ステップS43において、ACS回路14は、受信データ制御部13より入力された、受信データE2+1のデータがマスク処理されている受信データE2-1乃至E2+1を、パスメトリックパスメモリ用メモリ15に記憶された、既にビタビ復号処理されたデータを用いてビタビ復号処理し、そのビタビ復号処理結果をパスメトリックパスメモリ用メモリ15に出力し、受信データE2の最大パスメトリック値、最小パスメトリック値、およびゼロステートパスメトリック値をEBP用メモリ16に出力する。このとき、パスメトリックパスメモリ用メモリ15は、書き込みが禁止された状態となっているので、ACS回路14のビタビ復号処理結果は記憶されない。

[0066]

ステップS44において、制御部12は、EBP処理を実行する。尚、EBP処理は、上記の図7のフローチャートを参照して説明した処理と同様であるので、その説明は省略する。

[0067]

ステップS45において、制御部12は、パスメトリックパスメモリ用メモリ 15の書き込み禁止状態を解除する。

[0068]

ここで、図5のフローチャートの説明にもどる。

[0069]

ステップS13において、制御部12は、今処理した受信データE2がEBPとなる可能性のある受信データの最後のもの(最後のEBP)であるか否かを判定し、最後のものであると判定した場合、その処理は、終了され、最後のものではないと判定した場合、その処理は、ステップS4の処理に戻る。

[0070]

このとき、ステップS4において、ACS回路14は、受信データ制御部13より入力された受信データE2-1乃至E2+1(マスク処理されていない受信データE2+1を含む)を、パスメトリックパスメモリ用メモリ15に記憶された、それまでビタビ復号処理されているデータを利用してビタビ復号処理し、パスメトリックパスメモリ用メモリ15に出力する。

[0071]

すなわち、ACS回路14により1ステップでビタビ復号処理される受信データの最後にEBPとなる可能性のある受信データが存在しない場合(受信データの最後以外の位置にEBPとなる可能性のあるデータが存在した場合)、ステップS-12においてEBPデータ抽出処理、すなわち、今の例では、図6(B)に(E2-1)'として示す処理を施し、EBPとなる受信データまでのデータ(今の例では、受信データE2-1,E2)をビタビ復号処理し、EBP用のビタビ復号データ(今の場合、受信データE2のビタビ復号データ)を求め、EBP用メモリ16に記憶させる。

[0072]

その後、ステップS4において、カウンタ値E2-1に対応する全ての受信データ、すなわち、受信データE2-1乃至E2+1をビタビ復号する処理(図6(B)にE2-1として示す処理)を実行する。つまり、1ステップでビタビ復号処理される受信データの最後以外の位置にEBPとなる可能性のあるデータがあ

る場合、同じカウンタ値の受信データによるビタビ復号処理が2回実施されることになる。

[0073]

この場合、最初のビタビ復号処理(EBPデータ抽出処理)で、パスメトリックパスメモリ用メモリ15の書き込みが禁止されるのは、ACS回路14が、受信データ制御部13より入力された受信データを、パスメトリックパスメモリ用メモリ15に記憶された、それまでにビタビ復号処理されているデータを用いて演算するため、図9のフローチャート中のステップS42の処理のように、EBPとなる受信データより後に存在する受信データをマスクしたデータによるビタビ復号処理結果を、次のステップのビタビ復号処理に使用した場合(例えば、上述のように、受信データE2+1をマスクして(0にして)ビタビ復号処理されたデータを次のビタビ復号に使用した場合)、そのビタビ復号処理においては、不完全なビタビ復号処理結果が使用されることになり、誤差が生じてしまうためである。そこで、次のビタビ復号処理に必要な演算結果を得るため、マスク処理されない受信データにより2回目のビタビ復号処理が実行され、それ以降のビタビ復号処理においては、この2回目のビタビ復号結果が用いられる。

[0074]

尚、以上の説明においては、ACS回路 1 4 が 1 ステップでビタビ復号処理できる受信データ数 (入力データ数) を 3 ビットとし、復号結果のデータ数を1ビットとしたが、受信データ数および復号結果のビット数は、それ以外のビット数であってもよく、例えば、受信データ数を 4 ビットとして、復号結果を 2 ビットとするようにしてもよい。

[0075]

以上によれば、簡単な装置構成により、ビタビ復号処理を高速で実行させるようにすることができるので、受信データのデータレートを高速に判定することが可能となる。

[0076]

【発明の効果】

本発明のデータ復調装置および方法によれば、受信データを先頭ビットから順

次ビタビ復号した場合に、所定のデータレートのエンドビットポジション毎に得られるエンドビットポジション判定データを順次抽出し、抽出したエンドビットポジション判定データに基づいて、受信データのデータレートを判定するようにしたので、簡単な装置構成により、ビタビ復号処理による受信データのデータレートを高速に判定することが可能となる。

【図面の簡単な説明】

【図1】

データレート判定を説明する図である。

【図2】

従来のビタビ復号処理を説明する図である。

【図3】

本発明を適用したデータ復調装置の一実施の形態の構成を示すブロック図である。

【図4】

受信データを説明する図である。

【図5】

図3のデータ復調装置の処理を説明するフローチャートである。

【図6】

受信データのビタビ復号処理を説明する図である。

【図7】

図5のステップS10のEBP処理の詳細を説明するフローチャートである。

【図8】


CRCの処理を説明するフローチャートである。

【図9】


図5のステップS12のEBPデータ抽出処理の詳細を説明するフローチャートである。

【符号の説明】

11 受信データ用メモリ, 12 制御部, 13 受信データ制御部, 14 ACS回路, 15 パスメトリックパスメモリ用メモリ, 16 EBPメモリ, 17





CRC回路



【図2】


	l	1	1	ភ
	1	İ	i	En-3 En-2 En-1
	i	i	1	- F
	i	i	!	ᇤ
	i I	!]	! !	<u>8</u>
	1	! •	!	្ន
	ļ	1	!	•
	1	l ·	<u> </u>	•
		l	l	
	ŀ	l	1	
	i	l	i	E2+1 E2+2 E2+3
	1	I	1	
	1	l	1	5
	1	1	I	=
 -1	1	i	1	
🖫	†	, 		ដ
	i	1	1	\vdash
23	1	I	, 	
[2]	1	' '	, 1	7
. 2	! !	! !	6 B	買
$\frac{1}{2}$	1 1] 1	l 1	E2-3 E2-2 E2-1
•	l	l	 -	
E2-3 E2-2 E3-1	!	!	! -	
· 🖷	!		 -	
E1+1 E1+2			 -	E1+2 E1+3
7	1		l ,	7
<u> </u>	1		l l	<u> </u>
I	1		1	E1+1
	1		l	
<u> </u>	T 1	r		Ξ
	!		1	-1
-261	!			-2EI-1
<u>-13</u>	1		ĺ	EI –
E1-3 E1-2 E1-1	1]	i	<u>5</u>
EI – 3	[·]		E1-3
	I		' 	
:	I			:
[2]	, , , , , , , , , , , , , , , , , , ,			2
) [
4 4	1 1	 		4
	i i			
	l			3
2	[2
 	[\vdash
- -	j			-
	<u> </u>	 		
] ·			









【図4】




【図5】







【図7】







【図9】



【書類名】

要約書

【要約】

【課題】 ビタビ復号処理を用いてデータレートを高速に判定できるようにする

【解決手段】 受信データ 0 乃至 E n を先頭から順次ビタビ復号処理し、データレート判定に必要な、エンドビットポジションの可能性のある受信データ E 1、E 2, E 3, または E n をビタビ復号した時点で、データレート判定に必要なデータを順次抽出してデータレートを判定する。

【選択図】 図4

出願人履歴情報

識別番号

[000002185]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住 所

東京都品川区北品川6丁目7番35号

氏 名

ソニー株式会社